

基于设计规范匹配的数模混合 电路自动验证与优化工具

张 鹏^{1,2}, 陆伟成¹, 童家榕¹, 唐璞山¹

(1 复旦大学 专用集成电路与系统国家重点实验室, 上海 201203;

2 英特尔技术开发(上海)有限公司 快闪存储器上海事业部, 上海 200131)

摘 要: 提出了基于设计规范匹配的数模混合电路自动验证与自动优化工具. 将数模混合电路的设计规范创建成可仿真的行为模型, 并与实际电路设计进行功能和性能的自动匹配. 当电路的性能与设计规范不匹配时, 进行电路管子尺寸自动优化, 以保证电路设计完全符合设计规范. 基于波形比较的功能匹配算法和基于差异进化的电路管子尺寸优化算法, 解决了设计规范, 行为模型和电路设计之间的功能和性能匹配验证. 同时, 电路自动优化大大节省了设计时间, 并得到比人工优化更小的功耗和面积.

关键词: 数模混合验证; 波形比较; 电路自动优化

中图分类号: TN4

文献标识码: A

文章编号: 1000-7180(2010)03-0005-06

Specification Comparison and Circuit Optimization for Mixed-signal Validation

ZHANG Peng^{1,2}, LU Wei-cheng¹, TONG Jia-rong¹, TANG Pu-shan¹

(1 ASIC & System State Key Laboratory, Fudan University, Shanghai 201203, China;

2 Flash Product Group, Intel Technology Development (Shanghai) Co., Ltd., Shanghai 200131, China)

Abstract: We provide an automatic verification and optimization tool to compare circuit with design specification in mixed signal design. The proposed tool can automatically compare the behavior model of design specification with circuit level design for both function and performance. If performance is mismatched, circuit sizing optimization is performed to make sure design meet both functional and performance specification. Waveform comparison is used for the functional check. Differential evolution (DE) is used for performance matching and circuit optimization. The optimization feature can also save the design efforts and achieve smaller area and power compare to manually circuit sizing.

Key words: mixed-signal validation; waveform comparison; circuit auto-optimization

1 引言

芯片集成度的不断提高推动了数模混合电路的高速发展. 数模混合电路的验证工作既要保证电路模拟功能在各种数字控制模式下符合设计规范, 同时又要保证电路的速度、功耗等模拟信号性能达到指标, 在流片前验证上耗费的时间通常达到芯片设计周期的 70%^[1].

采用自上而下(TOP-DOWN)的设计验证流程可以把全局问题划分成局部问题, 并行处理, 以提高验证速度、效率和覆盖率. 在 TOP-DOWN 设计与验证流程中, 设计规范被划分为模块级设计规范并形成全芯片设计框架. 然后对模块设计规范建立行为模型来描述功能和性能. 由模块级行为模型构成基于行为级的全芯片仿真来提高仿真速度. 在此基础上, 当模块电路设计完成时, 可以进行下一层基于电

路级的全芯片仿真. 当后端版图设计结束后, 可进行再下一层带寄生参数的全芯片性能仿真. 由于全芯片电路级和带寄生参数级仿真速度很慢, 依赖行为级仿真成为提高设计验证速度的关键.

采用 VHDL-AMS 或 Verilog-AMS 构建行为模型来描述数模混合电路的功能和性能被广泛用于 TOP-DOWN 验证流程中^[2]. 如何保证模块级行为模型和实际电路在功能和性能上匹配成为一个关键问题^[3], 否则, 就无法保证全芯片行为级仿真的准确. 同时, 对电路管子尺寸进行优化以保证性能匹配的过程需要人工反复的尝试和仿真, 影响了验证的效率.

2 自动验证和优化工具概述

文中提出了 SCCO (Specification Comparison and Circuit Optimization) 自动验证和优化工具, 针对 TOP-DOWN 的设计流程, 可以有效地解决行为模型和实际电路的功能和性能匹配问题, 并自动对实际电路进行管子尺寸优化, 节省了验证和优化的时间. 优化后的电路还具有更小的面积和更低的功耗. 图 1 给出了 SCCO 工具的设计流程.




图 1 SCCO 验证系统框图

① 从设计规范出发, 采用 VHDL-AMS 描述模块的设计规范, 建立行为模型, 包括功能描述和性能描述.

② 基于设计规范, 在 SCCO 的交互环境中建立测试向量和测试平台(test-bench).

③ 与此并行, 基于设计规范, 模块电路的设计

者可进行电路设计.

④ 应用 SCCO 的集成环境, 对行为模型和电路设计进行全覆盖率的仿真.

⑤ 应用波形比较(WCOMP)算法进行功能的比较, 确保行为描述和电路设计相匹配.

⑥ 当功能不匹配时, 修改电路或 VHDL-AMS 行为描述.

⑦ 当功能匹配之后, 采用基于仿真器的差异进化算法(differential evolution)进行电路性能的匹配和优化.

以一个电平转换器为例来说明 SCCO 工具. 在数模混合电路系统, 电平转换器为一个常用基本模块. HHIN 为一个高电压电平, VCC 为逻辑电平. VDIN 为逻辑输入, 而 HHOUT 为转换成高压电平的输出, 其设计规范如表 1 所示.

表 1 电平转换器的设计规范示例

功能:			
将基于逻辑电平(1.8V)的输入信号转化为基于高压电平的输出信号. 同时输出同相和反相两种相位的信号.			
输入信号: hdin			
输出信号: hhout, hhoutb			
逻辑电源信号: vcc, vss			
高压电源信号: hhin			
性能:			
性能指标	最大值	典型值	最小值
温度	100℃	27℃	-40℃
逻辑电源电压	1.95V	1.8V	1.65V
高压电源电压	6.0V	5.0V	4.0V
上升时间(tr)	2ns	-	-
下降时间(tf)	2ns	-	-
传播速度(td)	2ns	-	-
平均动态功耗	8mW	-	-
电容负载	5ff	-	-

根据该设计规范, 以 VHDL-AMS 语言描述的行为模型如下:

——性能设计规范和输入输出的描述. Terminal 定义模拟信号管脚

——其中的输出电容在测试平台(test-bench)中描述

Entity hvshift is

generic(tr = 2ns, tf = 2ns, td = 2ns);

port(signal hdin: in std_logic;

terminal hhin, Vcc, Vss, hhout, hhoutb: electrical);

End Entity hvshift;

Architecture bhv of hvshift is

——数字信号, 模拟信号的定义

——quantity 定义模拟信号电压和电流

quantity vhout across ihout through hhout; quantity vhhoutb across ihoutb through hhoutb;

quantity vhhin across hhin; quantity vvss across vss; signal hdin

```
_real: real:=0.0;
Begin
——电平转化功能设计规范的描述
hdin_real<=1.0 when hdin='1' else 0.0 after td; break on
hdin;
vhhout = vhhin * hdin_real'ramp(tr,tf) + vvss;
vhhoutb = vhhin * (1.0 - hdin_real'ramp(tr,tf)) + vvss;
End architecture bhv;
——采用类似方法可以描述测试平台,测试平台由 SCCO 自
动产生.
```

完成行为模型设计后,可以进行电路设计.电平转换器的一个电路实现方式如图 2 所示.其输出波形如图 3 所示,其中 V(HHOUT_bhv), V(HHOUTB_bhv)为行为模型输出,而其他波形为在不同电压、温度和工艺条件下的实际电路输出波形.传统设计中,一般采用人工比较图 3 中的输出波形来判断功能的匹配.对性能的匹配(如 tr,tf,td 的匹配)和优化更是一个反复调节,耗时费力的工作. SCCO 验证工具可以通过自动比较图 3 的输出波形来验证模块的行为模型和实际电路的一致性,同时对图 2 中电路的管子尺寸进行自动优化以保证满足设计规范的性能要求.




图 2 电平转换器的电路设计

3 基于波形比较 (WCOMP) 的功能匹配

SCCO 基于文中开发的波形比较 (WCOMP)^[4] 算法来进行功能匹配. WCOMP 最初开发的目的是为了在同一电路设计反复仿真过程中进行自动验证. 在数模混合电路的功能匹配中,由于存在模拟信号,电路的功能比较非常复杂,要考虑到即使行为级模型和实际电路功能完全一致,在仿真之后的输出波形仍不可避免地具有一定的差异,无法直接进行比较. 这种差异一般分为电压,延迟时间差异,时间偏移差异,和由于工艺电压和温度造成的波形(脉冲




图 3 在不同电压、温度和工艺条件下的输出波形
宽度、高度)等差异. 如图 3 中在不同电压、温度和工艺条件下的输出波形彼此均存在电压幅度、延迟和脉宽等差异. WCOMP 分别针对以上各种差异情况,提出了三类比较方法:点到点比较、时间偏移比较和图像模式匹配比较.

WCOMP 的框架如图 4 所示,可分为用户输入、自动比较、结果输出三部分. SCCO 系统通过其用户输入输出接口与之相连. WCOMP 的输入包括标准波形数据、待测波形数据和用户定义参数数据. 标准波形是指已经验证为正确的波形,例如:正确的 VHDL-AMS 行为级模型仿真的波形. 待测波形是指等待检测是否正确的波形,如实际电路仿真波形. 用户定义的参数主要通过一个配置文件来设定波形比较的精度和输出格式的要求. 结果输出部分包括波形比较结果文件. 比较结果文件主要包含错误的起止时间,波形误差的平均值和最大值.




图 4 波形自动比较软件整体结构

3.1 点到点比较

对于部分比较敏感的数字电路,必须做信号完整性检查.包括了延迟时间、电压过冲、噪声干扰、毛刺等性能的比较.对于模拟电路的功能匹配首先要考虑模拟信号输出电压,电流的匹配.波形比较并非只是信号差值的比较,还必须考虑时间误差可容许的范围.通常的做法是通过设定时间容限和信号容限两个参数分别控制波形时间误差和信号误差的范围,然后在标准波形上创建容限窗口,如果待测波形落在容限窗口内,说明误差在可接受范围内;反之,如果待测波形没有落在容限窗口内,说明误差超出可接受范围.WCOMP 的点到点算法采用了图 5 所示的矩形容限窗口的方法.




图 5 基于矩形容限窗口的波形比较

3.2 时间偏移匹配比较

时间偏移匹配比较的概念主要针对全芯片仿真中的一类带有状态机或微处理器的数模混合电路系统.使用微处理器或其他数字电路实现逻辑控制,发出指令,进而通过数字控制信号来驱动模拟电路和其他电路模块.这种电路往往在两次不同的仿真中,指令信号中“等待”指令周期数存在不同,导致有效指令延迟数个时钟周期,它们所控制的模拟电路波形也发生相应的延迟.由于这种时间偏移是与数字状态相关的,因此在波形比较中要针对数字状态或指令信号状态自动计算波形的时间偏移向量,并基于时间偏移向量进行波形比较.

时间偏移匹配广泛适用于复杂的全芯片仿真的波形比较.由于 SCCO 系统是针对模块级的验证系统,其模块电路结构一般相对比较简单,仅在少量情况下需要时间偏移匹配比较的情况.

3.3 图像模式匹配比较

在模块级的电路设计和管子尺寸的优化过程中,要求进行最坏情况分析(worst case analysis).即在不同的工艺偏差、电源电压和温度的变化(process, voltage & temperature, PVT)条件下对电路性

能进行仿真(如图 4 中的波形就体现了不同的工艺偏差、电源电压和温度的变化,实际的设计要考虑更多的 PVT 组合).由于电源电压的是一种输入条件的不同,在波形比较中必须予滤除.同时工艺偏差和温度也将导致波形在形状相似的基础上产生畸变.直接的点到点比较在这种情况下需要定义很大的容错窗口,降低了比较的精度.因此必须采用一些改进方法.

这些波形彼此相似,有天然的相关性,启发我们使用 Wiener 滤波器实现图像模式匹配. Wiener 滤波器是一种的线性去噪滤波器,可以将有效信号从混有噪声的信号中分离出来;在均方误差最小的优化准则下, Wiener 滤波是一种最优滤波. Wiener 滤波器广泛应用于线性估计,信道均衡和信号恢复等领域,也可以用于图像模式匹配^[4].

设 $y(m)$ 为待比较波形, $x(m)$ 为标准波形. 采用 Wiener 滤波对 $y(m)$ 进行转化的系统输出表达式为


$$\hat{x}(m) = \sum_{k=0}^{P-1} w_k y(m-k) = \mathbf{w}^T \mathbf{y}, w_k \text{ 为 Wiener}$$

滤波器系统响应, 输出信号 $\hat{x}(m)$ 是目标信号 $x(m)$ 的线性最小均方估计, 即 Wiener 滤波器 w_k 能以最小均方差 e^2 恢复信号 $x(m)$. 由平方误差最小化, 即 $E[e^2(m)] = E[(x(m) - \mathbf{w}^T \mathbf{y})^2] \rightarrow \min$, 可以得到 Wiener-Hopf 方程 $\mathbf{w} = \mathbf{R}_{yy}^{-1} \mathbf{r}_{yx}$, 其中 $\mathbf{R}_{yy} = E[\mathbf{y} * \mathbf{y}^T]$ 是输入信号的自相关矩阵, $\mathbf{r}_{yx} = E[\mathbf{y} * \mathbf{x}]$ 表示输入与目标信号之间的互相关向量. Wiener-Hopf 方程的展开形式如下:


$$\begin{bmatrix} w_0 \\ w_1 \\ w_2 \\ \vdots \\ w_{P-1} \end{bmatrix} = \begin{bmatrix} r_{yy}(0) & r_{yy}(1) & r_{yy}(2) & \cdots & r_{yy}(P-1) \\ r_{yy}(1) & r_{yy}(0) & r_{yy}(1) & \cdots & r_{yy}(P-2) \\ r_{yy}(2) & r_{yy}(1) & r_{yy}(0) & \cdots & r_{yy}(P-3) \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ r_{yy}(P-1) & r_{yy}(P-2) & r_{yy}(P-3) & \cdots & r_{yy}(0) \end{bmatrix}^{-1} \cdot \begin{bmatrix} r_{yx}(0) \\ r_{yx}(1) \\ r_{yx}(2) \\ \vdots \\ r_{yx}(P-1) \end{bmatrix}$$

$$\text{式中, } r_{yy}(k) = \frac{1}{N} \sum_{m=0}^{N-1} y(m)y(m+k).$$

图像模式匹配的基本原理就是利用上述 Wiener 滤波器的特性,对待比较波形进行 Wiener 滤波,可实现图像模式匹配比较^[5].图 6(a)为原始波形,图 6(b)为经过 Wiener 滤波的波形.可以看出,图 6(b)滤除了 PVT 引入的波形差异,可以进行直接的点到点比较.



(a) 没有进行 Wiener 滤波的波形(无法直接比较)



(b) 进行 Wiener 滤波的波形(可以直接比较)

图 6 图像模式匹配比较的结果

4 基于差异进化算法的性能匹配和自动优化

电路的性能匹配和自动优化是对电路的管子尺寸进行优化以满足设计规范的性能要求.电路的管子尺寸和参数的自动优化算法一般分为两类,一类是基于公式的优化方法,另一类是基于商用仿真器的优化方法.一般而言,基于公式的优化方法,需要把电路与相应的工艺模型参数构建成目标函数和约束函数,并把优化问题转化成求非线性规划的全局最优解.但是实践上把工艺参数转化成表达式的过程相当复杂,且精度受到很大的限制.如在文献[6]中提出的几何规划方法,只能对 MOS 管的 Level 1 工艺模型建模.而基于仿真器的优化方法,采用商用仿真器对每次的优化的尝试解进行电路仿真,仿真结果产生新的代价函数值并由此计算出下一个优化方向.因此优化的结果与商用仿真器有相同的精度.在 SCCO 中,采用了的基于商用仿真器(Eldo, HSPICE)的差异进化算法.差异进化算法因其简单、高效,被广泛用于包括模拟电路优化在内的各种优化领域^[6-8].

选取电路的各种参数(宽长比,电流电压偏置等),作为待优化的参数.同时,多个求最大值和最小值优化目标,和多个设计规范约束条件可以形成统一的优化代价函数(式(1)).例如,在电平转换电路中,定义所有管子的沟道宽度 W 和部分管子的沟道长度 L 为一组待优化参数.而设计规范所定义的 tr , tf , td 为约束条件.以面积最小,功耗最小为优化目标.所有的优化目标和约束条件可以被组合成一个代价函数,用于优化方程求解.

$$Cost = W_{obj} \cdot \sum_{i=1}^n PSIM_i + W_{Con} \cdot \max_{j \in [1, M]} \frac{PSPEC_j - PSIM_j}{PSPEC_j} \quad (1)$$

式中, W_{obj} 为目标函数的权重, W_{Con} 为约束函数的权重, $PSIM$ 为实际仿真值, $PSPEC$ 为设计规范值.根据实际需要定义 $W_{obj} < W_{Con}$,以控制优化算法优先满足所有的设计规范约束条件,然后对权重小的目标条件进行细调(如面积最小,功耗最小等目标条件),以达到最优解.该方法同时可支持不同的电压,温度,工艺偏差条件下的最坏情况分析.

基于仿真的差分进化算法,假设种群个数为 NP ,由各类优化参数产生向量 X_i , i 属于 0 到 $NP-1$ 的整数区间.从设计的初始可行值出发,产生每一代的 X_i 种群集合,并逐代进化.当下一代 $X_{i,G+1}$ 可以产生更小的 $Cost$ 时,保留 $X_{i,G+1}$,否则保留 $X_{i,G}$.在进化下一代 $X_{i,G+1}$ 的过程中,引入扰动向量 V ,其表达式如下:

$$V_{i,G+1} = X_{r1,G} + F \cdot (X_{r2,G} - X_{r3,G}) \quad (2)$$

式中, $G, G+1$ 为当代和下一代, r_1, r_2, r_3 为 0 到 $NP-1$ 中随机选取的三个值. $V_{i,G+1}$ 表示继承了 $X_{r1,G}$ 同时引入了 $X_{r2,G}$ 和 $X_{r3,G}$ 的差异. F 则为差异的放大因子影响进化差异性的大小和进化的速度.

在 $0.56\mu m$ 的高压管工艺条件下,代入设计的初始值,定义每个优化参数的范围,并定义 $G=100, NP=10, F=0.85$.得到的优化结果如表 2 所示,运行时间为约 20 分钟.结果表明,该优化算法满足了所有设计规范的性能匹配和电路优化的要求,比初始设计节省了 70% 的面积,和 25% 的功耗.

5 SCCO 集成界面及其应用

SCCO 验证工具的集成图形界面如图 7 所示.用户可以通过图形界面输入行为模型和电路网表,设定波形比较和自动优化的配置. SCCO 采用交互方式帮助用户设置激励(Define stimulus),创建测试

表 2 电平转换器的性能匹配和优化结果

	原始设计	最优解	性能提高
MP1(W/L) $\mu\text{m}/\mu\text{m}$	0.74/0.72	0.85/0.72	--
MN1(W/L) $\mu\text{m}/\mu\text{m}$	23.32/1.24	5/1	--
MP2(W/L) $\mu\text{m}/\mu\text{m}$	0.74/0.72	0.85/0.72	--
MN2(W/L) $\mu\text{m}/\mu\text{m}$	23.32/1.24	5/1	--
MP3(W/L) $\mu\text{m}/\mu\text{m}$	2/0.64	2.76/0.64	--
MN3(W/L) $\mu\text{m}/\mu\text{m}$	1.72/0.64	2.5/0.64	--
面积/ μm^2	60	16	72.30%
功耗/mW	0.177	0.132	25.57%
Tr/ns	2.793	2.000	28.39%
Tf/ns	1.527	1.495	2.10%
Td/ns	2.161	1.564	27.60%




图 7 SCCO 的集成图形界面

平台(Generate testbench),自动执行仿真(Run simulation),自动调用波形比较(Waveform comparison)和电路优化(Circuit Optimization).该工具试用于闪存电路的模块验证之中,不仅可以进行一些基本模块的功能验证和优化,如电平转换器、高压开关、缓冲器等.也可以应用于一些较大的宏模块,如字线/位线解码器,数据输出电路等.使用 SCCO 对上述宏模块的应用更加具有优势,保证了设计的正确性并

表 3 TOP-DOWN 验证各层全芯片验证的效率

	行为级全芯片仿真	电路级全芯片仿真	带寄生参数的全芯片仿真
仿真速度	30~60 分钟	20~40 小时	2~10 天
发现的设计错误	~80%	~15%	~5%

6 结束语

文中提出了一种创新的基于设计规范的 SCCO 自动验证工具,解决了在数模混合电路 TOP-DOWN 验证流程中面临的行为模型与实际电路不匹配的问题.解决了模块级验证的自动化,从而保证了 80% 的设计错误能在行为级芯片仿真发现,得到近百倍的验证速度提高.

SCCO 采用行为模型描述设计规范,并使用波

同时大大提高了设计工程师的效率.

在实践中,将 SCCO 系统应用于如图 8 给出的 TOP-DOWN 设计与验证流程中.设计规范被划分为模块级设计规范并形成全芯片设计框架.然后采用模块级行为模型来描述设计规范的功能和性能.模块级行为模型可以直接进行基于行为级的全芯片仿真来迅速高效的发现系统级模块互连设计的问题.同时,在此基础上,进行各模块的电路设计.当模块电路设计完成时,可以进行基于电路级的全芯片仿真.最后,当后端版图设计结束后,进行带寄生参数的全芯片性能仿真. SCCO 基于设计规范,实现了行为模型和实际电路模块的自动匹配验证和电路管子尺寸的自动优化.保证了行为级全芯片仿真的有效性,使 TOP-DOWN 验证流程成为可能.




图 8 自上而下的设计验证流程

在闪存电路的设计实践中发现,全芯片行为级仿真的速度一般为 30~60 分钟,而全芯片电路级仿真的速度要慢近百倍,一般达到 20~40 小时,带寄生参数的仿真则耗时更长.如果行为模型与电路设计能较好的匹配时,全芯片行为模型仿真可以发现 80% 的设计错误,大大提高了验证的效率,如表 3 所示.

形比较匹配算法,支持不同的工艺偏差、电源电压和温度的变化下的行为模型与实际电路的匹配,节省了验证时间,并保证了验证的可靠性.

为保证电路性能达到设计规范而提供的基于差异进化算法的性能匹配和自动优化方法,保证了电路完全满足设计规范要求.以电平转换器为例,相比于人工的设计,可得到更好的电路性能,70% 的面积节省和 25% 的功耗节省.

(下转第 15 页)

5 结束语

和文献[7]相比,文中设计虽然滤波周期增加了7%,但频率提高了近300%;逻辑门数增加了7千门,但存储器使用量仅为其42%,综合面积上依然占有优势.和文献[5]中设计相比,滤波周期数仅为其41%,频率提高了20%,存储器容量为其75%,逻辑门数只增加了4千门,但由于文献[5]中设计使用了单端口SRAM,面积上有一定的优势.文献[5,7]中的设计相比,解码 1920×1080 高清视频时,本设计的速度达到60帧/秒.综上所述,文中设计的高性能环路滤波模块具有适中的电路面积和较高的性能,完全满足的高清视频应用.

参考文献:

- [1] AVS工作组. 信息技术先进音视频编码第2部分:视频[M]. 北京:中国标准出版社,2006.
- [2] 黄玄,陈杰,李霞,等. AVS 高清视频变长码解码器算法与电路实现[J]. 微电子学与计算机, 2009, 26(1): 76-80.

(上接第10页)

参考文献:

- [1] Gielen G G E. CAD tools for embedded analogue circuits in mixed signal integrated systems on chip[J]. Computers and Digital Techniques, 2005, 152(3): 317-332.
- [2] 肖杜,李永峰,朱小飞,等. 基于数模混合仿真的PLL系统设计[J]. 微电子学与计算机, 2006, 23(8): 73-76.
- [3] Yun-Cheng Ju, Vasant B, Rao, Resve A Saleh. Consistency checking and optimization of macromodels[J]. IEEE Transaction on Computer-Aided Design, 1991, 10(8): 957-967.
- [4] 卡斯尔曼 K R. 数字图像处理[M]. 朱志刚,译. 北京:电子工业出版社,2002.
- [5] 张鹏,宋宇,陆伟成,等. 数模混合电路仿真波形的自动比较[J]. 计算机辅助设计与图形学学报, 2007(8): 15-17.
- [6] 宋宇,刘学欣,陆伟成,等. 一种鲁棒性几何规划新方法设计两级运放[J]. 微电子学与计算机, 2008, 25(3): 175

- [3] MPEG. ISO/IEC 13818, general coding of moving picture and associated audio information[M]. Switzerland: ISO/IEC, 1994.
- [4] Joint Video Team. ISO/IEC 14469-10 international standard (ITU-T Rec. H. 264)[M]. Switzerland: ITU, 2003.
- [5] 李霞,陈杰,周莉,等. AVS 环路滤波器 VLSI 设计与实现[J]. 现代电子技术, 2008, 31(19): 168-172.
- [6] 代建玮,黄晁,夏宇闻. 适用于 AVS 的自适应环路滤波器硬件设计[J]. 微电子学与计算机, 2005, 22(12): 123-126.
- [7] 尹栋. AVS 环路滤波专用结构[J]. 电视技术, 2008, 32(4): 29-31.
- [8] AVS group. AVS RM52j[DB/OL]: AVS group, 2007. ftp://159.226.42.57.

作者简介:

黄玄 男,博士研究生.研究方向为多媒体SOC设计.
 陈杰 男,博士生导师.研究方向为通信基带SOC设计、多媒体处理器SOC设计与高性能数字信号处理器.
 周莉 女,硕士生导师.研究方向多媒体SOC设计.
 刘振宇 男,博士研究生.研究方向多媒体SOC设计.

-178.

- [7] Joao Ramos. CMOS operational and RF power amplifiers for mobile communications[J]. PHD thesis, 2005(4): 66-68.
- [8] Kit Po Wong, ZhaoYang Dong. Differential evolution, an alternative approach to evolutionary algorithm[C]// Proceedings of the 13th International Conference on ISAPS. Hongkong, 2005: 73-83.

作者简介:

张鹏 男,(1973-),博士研究生,工程师.研究方向为数模混合电路设计和验证自动化.
 陆伟成 男,(1966-),博士,副教授.研究方向为集成电路计算机辅助设计算法和电路模拟.
 童家榕 男,(1942-),教授,博士生导师.研究方向为电子线路与系统、集成电路设计及集成电路计算机辅助技术.
 唐璞山 男,(1934-),教授,博士生导师.研究方向为VLSI电路自动化版图设计以及VLSI电路的形式验证.